Сложно-функциональный блок понижающего сумматора-ограничителя : регистрация программы для ЭВМ | Научно-инновационный портал СФУ

Сложно-функциональный блок понижающего сумматора-ограничителя : регистрация программы для ЭВМ

Тип публикации: патент

Год издания: 2016

Аннотация: Программа предназначена для использования в составе приёмника навигационных сигналов ГЛОНАСС/GPS. Программа осуществляет первичную обработку сигналов на ПЛИС либо заказной микросхеме. Сумматор-ограничитель понижает частоту с 3.525 МГц до 15 кГц, происходит суммирование комплексного сигнала. Для суммирования одного канала используется разрядность 18 бит, по 9 бит для хранения квадратурной и синфазной составляющих. Отдельно осуществляется накопление по опережающим и запаздывающим каналам. Программа выполняет функции фильтра нижних частот для устранения высокочастотных шумов.

Ссылки на полный текст

Вхождение в базы данных

Информация о публикациях загружается с сайта службы поддержки публикационной активности СФУ. Сообщите, если заметили неточности.

Вы можете отметить интересные фрагменты текста, которые будут доступны по уникальной ссылке в адресной строке браузера.