Сибирский федеральный университет

Перевод названия: PHASE SHIFT MEASUREMENT METHOD AND DEVICE FOR ITS REALIZATION

Тип публикации: патент

Год издания: 1997

Аннотация: p num="30"В настоящее время является актуальной задача высокоточного и помехоустойчивого измерения фазового сдвига в широком диапазоне частот. Недостатком известных способов и устройств для высокоточного и помехоустойчивого измерения фазового сдвига является ограниченный сверху диапазон частот. В предложенном способе этот недостаток устраняется путем исключения операции перемножения и уменьшения требований по быстродействию к операции суммирования. Сущность предложенного способа заключается в том, что в способе измерения фазового сдвига, основанном на дискретизации измеряемого сигнала и его преобразовании в цифровой сигнал, суммировании кодов и вычислении фазового сдвига, формируют группы из взятых последовательно n выборок дискретизированного цифрового измеряемого сигнала, кроме того, с частотой дискретизации, уменьшенной в n раз, формируют одно- или многоразрядные цифровые сигналы, зависящие от группы n выборок дискретизированного цифрового измеряемого сигнала и номера группы n выборок цифровых синусной и косинусной составляющих опорного сигнала, которые поступают на суммирование их кодов. Сущность предложенного устройства для осуществления способа заключается в том, что известное устройство, содержащее аналого-цифровой преобразователь, вход которого является входом устройства, блок синхронизации, подключенный по первому выходу синхронизации к аналого -цифровому преобразователю, включенные последовательно два накапливающих сумматора, два регистра памяти и микропроцессорный вычислительный блок, дополнительно снабжено регистром сдвига, информационный вход которого подключен к выходу аналого-цифрового преобразователя, вход синхронизации подключен к первому выходу синхронизации блока синхронизации, дополнительным регистром памяти, информационный вход которого подключен к выходу регистра сдвига, запоминающим устройством, первый адресный вход которого подключен к выходу дополнительного регистра памяти, а два информационных выхода подключены к информационным входам накапливающих сумматоров, а также вторым дополнительным регистром памяти, информационный вход которого подключен к шине данных микропроцессорного вычислительного блока, а выход - ко второму адресному входу запоминающего устройства, вход "запись" подключен к выходу "запись" микропроцессорного вычислительного блока, и счетчиком, информационные выходы которого подключены к третьему адресному входу запоминающего устройства, а вход предустановки кода подключен к дополнительному информационному выходу запоминающего устройства, причем второй выход синхронизации блока синхронизации подключен ко входам синхронизации накапливающих сумматоров, дополнительного регистра памяти и счетчика, а третий выход синхронизации блока синхронизации подключен ко входу сброса накапливающих сумматоров, входу синхронизации регистров памяти и входу "запрос прерывания" микропроцессорного вычислительного блока, а выход "чтение" микропроцессорного вычислительного блока подключен к соответствующим входам двух регистров памяти. 2 с.п. ф-лы; 4 ил.img src="/get_item_image.asp?id=38089322&img=00000001.TIF" class="img_big"/p p num="31"FIELD: measurement technology. SUBSTANCE: phase shift measurement method is based on digitization of measurement signal and its conversion to digital signal, on summation of codes and calculation of phase shift. Groups are formed of n samples of digitized measured signals taken in succession. In addition, single- or multi-digit digital signals are formed at 1/n digitization frequency. These signals depend on group of n samples of digitized measured signal and on group number of n samples of reference signal digital sine and cosine components which are supplied for summing-up of their codes. Device has analog-to-digital converter, the input of which is device input, and synchronization unit. First synchronization output of synchronization unit is connected to analog-to-digital converter. Device has also two series-connected storage adders, two storage registers and microprocessor computing unit. In addition, device is provided with shift register the data input of which is connected to output of analog-to-digital converter, synchronization input is connected to first synchronization output of synchronization unit. Device has auxiliary storage register the data input of which is connected to shift register output, storage device the first address input of which is connected to output of auxiliary storage register, and two data outputs are connected to data inputs of storage adders. Device has also second auxiliary storage register the data input of which is connected to data bus of microprocessor computing unit, and its output is connected to second address input of storage device. "Record" input is connected to "record" output of microprocessor computing unit. Device has counter, the data outputs of which are connected to third address input of storage device, and code presetting input is connected to auxiliary data output of storage device. Second synchronization output of synchronization unit is connected to synchronization inputs of storage adders, auxiliary storage register and counter, and third synchronization output of synchronization is connected to reset input of storage adders, to synchronization input of storage registers and to "interrupt inquiry input of microprocessor computing unit, and "read" output of microprocessor computing unit is connected to respective inputs of two storage registers. EFFECT: higher measurement results. 2 cl, 4 dwg/p

• Гребенников А.В.
• Чмых М.К.
• Авсиевич В.Н.
• Новиков В.Б.

• РИНЦ (eLIBRARY.RU)