Формальная верификация при проектировании сверхбольших интегральных схем

Перевод названия: FORMAL VERIFICATION IN VERY LARGE-SCALE INTEGRATIONDESIGNING

Тип публикации: статья из журнала

Год издания: 2014

Ключевые слова: verification, very large-scale integration (VLSI), functional programming, parallel computing, верификация, сверхбольшие интегральные схемы (СБИС), функциональное программирование, параллельные вычисления

Аннотация: Рассмотрены основные маршруты высокоуровневого синтеза вентильных описаний СБИС. Определены проблемы верификации проекта на функциональном уровне, присущие традиционным методам проектирования. Изложены основные положения разрабатываемой технологии архитектурно-независимого представления СБИС на основе функционально-потоковой парадигмы параллельного программирования. Предложен подход к формальной верификации проекта при высокоуровневом синтезе.

Ссылки на полный текст

Издание

Журнал: Вестник Красноярского государственного аграрного университета

Выпуск журнала: 4

Номера страниц: 87-89

ISSN журнала: 18194036

Место издания: Красноярск

Издатель: Федеральное государственное бюджетное образовательное учреждение высшего образования "Красноярский государственный аграрный университет"

Авторы

Вхождение в базы данных

Информация о публикациях загружается с сайта службы поддержки публикационной активности СФУ. Сообщите, если заметили неточности.

Вы можете отметить интересные фрагменты текста, которые будут доступны по уникальной ссылке в адресной строке браузера.