Анализ эффективности VHDL-описаний архитектур сумматоров : научное издание

Перевод названия: Analysis of the effectiveness of the VHDL descriptions of the architectures of adders

Тип публикации: статья из журнала

Год издания: 2017

Ключевые слова: сумматор, архитектура сумматора, элементарный вычислительный элемент, adder, the adder architecture, the basic computational element

Аннотация: Рассмотрено несколько основных архитектур сумматоров, каждая из которых имеет преимущество либо по скорости работы, либо по простоте реализации. Показано, что эффективность реализации каждой архитектуры в конечном итоге влияет на скорость работы устройства и требуемые аппаратные вычислительные ресурсы.

Ссылки на полный текст

Издание

Журнал: Наукоемкие технологии

Выпуск журнала: Т. 18, 12

Номера страниц: 66-68

ISSN журнала: 19998465

Место издания: Москва

Издатель: Закрытое акционерное общество Издательство Радиотехника

Авторы

Вхождение в базы данных

Информация о публикациях загружается с сайта службы поддержки публикационной активности СФУ. Сообщите, если заметили неточности.

Вы можете отметить интересные фрагменты текста, которые будут доступны по уникальной ссылке в адресной строке браузера.